又新

칩렛 기술은 패키징 기술의 발전과 밀접한 관련이 있습니다. 칩렛 기술은 CPU, GPU, 메모리 컨트롤러 등 기능별로 칩렛을 분리하여 제조하고, 이를 하나의 패키지로 결합하는 방식을 사용합니다. 따라서, 칩렛 기술의 발전은 패키징 기술의 발전을 필요로 합니다. 칩렛 패키징 기술은 칩렛 간 연결 기술, 칩렛 배열 기술, 칩렛 테스트 기술로 구성됩니다. 칩렛 기술이 발전함에 따라, 패키징 기술은 다음과 같은 발전을 이루고 있습니다. 칩렛 간 연결 기술의 발전: 칩렛 간 연결 기술의 발전은 칩렛의 성능과 안정성을 향상시킵니다. 칩렛 배열 기술의 발전: 칩렛 배열 기술의 발전은 칩렛의 크기와 생산성을 향상시킵니다. 칩렛 테스트 기술의 발전: 칩렛 테스트 기술의 발전은 칩렛의 수율을 향상시킵니다. 칩렛 기술과 패..

그간 반도체 업계의 성장세는 무어의 법칙(Moore’s Law)을 따랐다. 무어의 법칙은 1965년 인텔의 공동창업자 고든 무어가 제창한 법칙으로, 2년마다 반도체 집적회로에 탑재할 수 있는 트랜지스터의 숫자가 두배씩 증가한다는 관측이다. 현재는 18개월마다 2배씩 증가하고, 가격은 반으로 떨어진다는 개념이 통용되고 있다. 이 법칙은 비교적 적중하여 2020년까지는 꾸준히 맞아떨어졌다. 하지만 2020년 이후부터는 기술적 한계에 부딪히면서 깨질 것이라는 우려가 나오고 있다. 나노 공정이 심화될수록 회로를 구성하는 원자의 전자가 다른 곳으로 뛰어버리는 양자 터널링 현상이 발생하면서 성능 향상에 제동이 걸렸기 때문이다. 이때문에 무어의 법칙이 완전히 깨지진 않았지만, 2배를 달성하는데 걸리는 시간은 갈수록 ..

칩렛(Chiplet) 기술의 개요 칩렛은 서로 다른 기능을 하는 여러 개의 반도체 칩을 쌓아 하나의 반도체 패키지를 형성하는 방식입니다. 마치 레고 블록을 조립하는 것과 유사하다고 하여 'Lego-like-package'로도 불립니다. 칩렛은 기존 시스템온칩(SoC) 구조의 한계를 극복하기 위해 등장한 기술입니다. SoC 구조는 하나의 칩에 여러 기능을 결합하기 때문에, 칩의 크기가 커지고 생산 비용이 높아지는 단점이 있습니다. 또한, 칩의 크기가 커지면 회로의 길이가 길어지면서 신호 전달 속도가 느려지는 문제도 발생합니다. 칩렛은 이러한 단점을 해결하기 위해 각기 다른 기능을 수행하는 칩을 분리하여 생산하고, 이를 하나의 패키지로 결합하는 방식을 사용합니다. 칩렛을 사용하면 칩의 크기를 줄이고 생산 비..

'챗GPT' 열풍으로 시작된 인공지능(AI) 붐을 타고 고성능 반도체 수요가 높아지면서 반도체 패키징 기술인 ‘칩렛(Chiplets)’이 각광을 받고 있다. 서로 다른 기능을 하는 반도체를 연결하는 기술로 AI 기업들의 요구에 빠르게 대응할 수 있기 때문이다. 일각에서는 중국이 미국의 반도체 수출 규제를 피해 첨단 반도체를 만드는 돌파구로 ‘칩렛’ 기술을 활용할 수 있다는 전망도 제기된다. 월스트리트저널(WSJ)은 10일(현지시간) AI 열풍으로 반도체 제조사들은 레고 블록처럼 여러 개의 칩을 하나로 연결하는 칩렛 개발에 속도를 높이고 있다고 보도했다. 반도체 시장의 변화는 AI의 등장이 계기가 됐다. 대규모 데이터를 학습해 결과를 도출하는 챗GPT 열풍으로 데이터센터 및 서버 기업들의 반도체 수요가 크..

AMD는 Hot Chips 2023에서 차세대 Cliplet 적용 FPGA인 Versal Premium VP1902를 발표하였습니다. 흥미로운 점은 칩설계에 AI 툴을 도입하고 있다는 점입니다. 동일 공정을 사용하는 이전 방식과는 다르게 서로 다른 공정에서 생산된 다이를 연결하는 개념이 chiplet이므로 IO 연결의 표준화는 필수입니다. 당연히 이전 칩 설계보다 매우 복잡한 연결 작업이 필요할 것이고 이때 리소스를 낭비하지 않으며서 최적의 통신을 할 수 있는 연결 방식을 찾는 것이 중요하고 이 최적값을 찾는데 AI를 이용하는 것입니다. 이번에 발표된 신규 FPGA는 4x4 cliplet 구조를 가지고 있습니다. 결국 Cliplet 구조가 가지고 있는 장점중에 하나인 하나의 다이에 로직을 대규모의 로직을..

칩렛 생태계 활성화를 위한 컨소시엄 UCIe(Universal Chiplet Interconnect Express)가 UCIe 1.1 버전을 발표했다. 이번 버전의 가장 큰 특징은 칩 간 인터커넥션을 위한 규격화 확대다. UCIe는 지난해 출범한 칩렛 컨소시엄이다. 칩 간 연결을 통해 고성능 반도체를 생산하는 칩렛 기술이 상용화 됨에 따라 연결 표준화를 위해 설립됐다. PCIe, USB, NVMe 등과 같은 연결 규격화와 유사한 개념이다. 컨소시엄에는 삼성전자, SK하이닉스, TSMC, 인텔, AMD, Arm, 퀄컴, ASE 등 반도체 회사와 구글 클라우드, 메타, 마이크로소프트(MS) 등 IT 기업들이 참여했다. 31일 업계에 따르면 UCIe는 이달 초 UCIe 1.1 버전을 공개했다. 1.1 버전에는..

반도체를 모듈화 하여 레고처럼 제작 하는개념 기존 칩은 하나의 다이(die)에에 모든 IP(Intelligent Property)를 설계하는 개념이었었습니다. 예를 들어 스마트 폰이나 스마트 TV에 들어가는 칩를 제작하기 위해서는 다수의 기술을 한 다이에 집적해야 했고 그 범위는 디지털 기능 뿐만 아니라 아날로그에 해당하는 채널 기술까지 포함하고 있습니다. 이때 워낙 다양한 종류의 IP를 작은 영역에 몰아 넣다 보니 공정을 미세화 해서 IP 자체를 작게 설계하는 노력도 필요했고 더불어 간섭 현상 회피와 전력 배분등의 노하우가 칩의 크기를 결정하는 중요한 요인중에 하나였습니다. 문제는 칩의 크기가 기술의 발전과 함께 기하급수적으로 커졌고 모든 기능을 하나의 다이 안에 넣기가 점점 어려워지자 제조사들은 각기..